是用矢量網(wǎng)絡(luò)分析儀進行鏈路標(biāo)定的典型連接，具體的標(biāo)定步驟非常多，在PCIe4.0 Phy Test Specification文檔里有詳細描述，這里不做展開。

在硬件連接完成、測試碼型切換正確后，就可以對信號進行捕獲和信號質(zhì)量分析。正式 的信號質(zhì)量分析之前還需要注意的是：為了把傳輸通道對信號的惡化以及均衡器對信號的 改善效果都考慮進去，PCIe3.0及之后標(biāo)準(zhǔn)的測試中對其發(fā)送端眼圖、抖動等測試的參考點 從發(fā)送端轉(zhuǎn)移到了接收端。也就是說，測試中需要把傳輸通道對信號的惡化的影響以及均 衡器對信號的改善影響都考慮進去。 為什么沒有PCIE轉(zhuǎn)DP或hdmi？HDMI測試PCI-E測試一致性測試

PCIe背景概述PCIExpress(PeripheralComponentInterconnectExpress,PCle)總線是PCI總線的串行版本，廣泛應(yīng)用于顯卡、GPU、SSD卡、以太網(wǎng)卡、加速卡等與CPU的互聯(lián)。PCle的標(biāo)準(zhǔn)由PCI-SIG(PCISpecialInterestGroup)組織制定和維護，目前其董事會主要成員有Intel、AMD、nVidia、DellEMC、Keysight、Synopsys、ARM、Qualcomm、VTM等公司，全球會員單位超過700家。PCI-SIG發(fā)布的規(guī)范主要有Base規(guī)范(適用于芯片和協(xié)議)、CEM規(guī)范(適用于板卡機械和電氣設(shè)計)、測試規(guī)范(適用于測試驗證方法)等，目前產(chǎn)業(yè)界正在逐漸商用第5代版本，同時第6代標(biāo)準(zhǔn)也在制定完善中。由于組織良好的運作、的芯片支持、成熟的產(chǎn)業(yè)鏈，PCIe已經(jīng)成為服務(wù)器和個人計算機上成功的高速串行互聯(lián)和I/O擴展總線。圖4.1是PCIe總線的典型應(yīng)用場景。電氣性能測試PCI-E測試商家PCI-E PCI-E 2.0,PCI-E 3.0插口區(qū)別是什么？

·項目2.6Add-inCardLaneMarginingat16GT/s:驗證插卡能通過LaneMargining功能反映接收到的信號質(zhì)量，針對16Gbps速率。·項目2.7SystemBoardTransmitterSignalQuality:驗證主板發(fā)送信號質(zhì)量，針對2.5Gbps、5Gbps、8Gbps、16Gbps速率?！ろ椖?.8SystemBoardTransmitterPresetTest:驗證插卡發(fā)送信號的Preset值是否正確，針對8Gbps和16Gbps速率?！ろ椖?.9SystemBoardTransmitterLinkEqualizationResponseTest:驗證插卡對于鏈路協(xié)商的響應(yīng)時間，針對8Gbps和16Gbps速率?！ろ椖?.10SystemLaneMarginingat16GT/s:驗證主板能通過LaneMargining功能反映接收到的信號質(zhì)量，針對16Gbps速率。·項目2.11AddinCardReceiverLinkEqualizationTest:驗證插卡在壓力信號下的接收機性能及誤碼率，要求可以和對端進行鏈路協(xié)商并相應(yīng)調(diào)整對端的預(yù)加重，針對8Gbps和16Gbps速率。

要精確產(chǎn)生PCle要求的壓力眼圖需要調(diào)整很多參數(shù)，比如輸出信號的幅度、預(yù)加重、 差模噪聲、隨機抖動、周期抖動等，以滿足眼高、眼寬和抖動的要求。而且各個調(diào)整參數(shù)之間 也會相互制約，比如調(diào)整信號的幅度時除了會影響眼高也會影響到眼寬，因此各個參數(shù)的調(diào) 整需要反復(fù)進行以得到 一個比較好化的組合。校準(zhǔn)中會調(diào)用PCI-SIG的SigTest軟件對信號 進行通道模型嵌入和均衡，并計算的眼高和眼寬。如果沒有達到要求，會在誤碼儀中進 一步調(diào)整注入的隨機抖動和差模噪聲的大小，直到眼高和眼寬達到參數(shù)要求。被測件發(fā)不出標(biāo)準(zhǔn)的PCI-E的一致性測試碼型，為什么？

當(dāng)被測件進入環(huán)回模式并且誤碼儀發(fā)出壓力眼圖的信號后，被測件應(yīng)該會把其從RX 端收到的數(shù)據(jù)再通過TX端發(fā)送出去送回誤碼儀，誤碼儀通過比較誤碼來判斷數(shù)據(jù)是否被  正確接收，測試通過的標(biāo)準(zhǔn)是要求誤碼率小于1.0×10- 12。 19是用高性能誤碼儀進  行PCIe4.0的插卡接收的實際環(huán)境。在這款誤碼儀中內(nèi)置了時鐘恢復(fù)電路、預(yù)加重模塊、 參考時鐘倍頻、信號均衡電路等，非常適合速率高、要求復(fù)雜的場合。在接收端容限測試中， 可調(diào)ISI板上Trace線的選擇也非常重要。如果選擇的鏈路不合適，可能需要非常長的時  間進行Stress Eye的計算和鏈路調(diào)整，甚至無法完成校準(zhǔn)和測試。 一般建議事先用VNA  標(biāo)定和選擇好鏈路，這樣校準(zhǔn)過程會快很多，測試結(jié)果也會更加準(zhǔn)確。所以，在PCIe4.0的  測試中，無論是發(fā)送端測試還是接收端測試，都比較好有矢量網(wǎng)絡(luò)分析儀配合進行ISI通道  選擇。PCI-E 3.0測試發(fā)送端變化；電氣性能測試PCI-E測試商家

PCIE 系統(tǒng)架構(gòu)及物理層一致性測試；HDMI測試PCI-E測試一致性測試

(9)PCle4.0上電階段的鏈路協(xié)商過程會先協(xié)商到8Gbps,成功后再協(xié)商到16Gbps;(10)PCIe4.0中除了支持傳統(tǒng)的收發(fā)端共參考時鐘模式，還提供了收發(fā)端采用參考時鐘模式的支持。通過各種信號處理技術(shù)的結(jié)合，PCIe組織總算實現(xiàn)了在兼容現(xiàn)有的FR-4板材和接插  件的基礎(chǔ)上，每一代更新都提供比前代高一倍的有效數(shù)據(jù)傳輸速率。但同時收/發(fā)芯片會變  得更加復(fù)雜，系統(tǒng)設(shè)計的難度也更大。如何保證PCIe總線工作的可靠性和很好的兼容性， 就成為設(shè)計和測試人員面臨的嚴峻挑戰(zhàn)。HDMI測試PCI-E測試一致性測試